۱۴۰۰-۰۵-۱۰
اضافه کردن لایه ی فیزیکی شبکه Microchip در برد MyIR به Vitis
یکی از مشکلاتی که هنگام کار با برد myiR وجود دارد عدم شناسایی لایه ی فیزیکی آن توسط Vitis یا در ورژن های قدیمی تر محیط […]
۱۴۰۰-۰۵-۰۹
اضافه کردن فایل های برد Z_turn MyIR XC7Z020 به ویوادو
هنگام ساخت پروژه های FPGA در نرم افزار Vivado قسمت انتخاب برد مشاهده می کنیم همه ی برد های توسعه که برای سری Zynq طراحی شده […]
۱۴۰۰-۰۲-۰۴
designe custom ip in vivado 2020
طراحی آی پی سفارشی (Custom IP ) در Vivado 2020
به دلیل تنوع بالای پروژه ها ممکن است در هنگام انجام پروژه در نرم افزار Vivado نیاز به یک آی پی داشته باشیم که داخل نرم […]
۱۳۹۹-۱۲-۲۳
انواع حافظه های درون میکروکنترلر
دو مدل حافظه میکروکنترلر وجود دارد. حافظه ای برای نگه داری برنامه (Progarm Memory) و دیگری نگهداری متغیرها. (Data Memory) Program Memory حافظه ای غیر فرار […]
۱۳۹۹-۱۲-۱۳
پیاده سازی مالتی پلکسر در Vivado با استفاده از آی پی Adder/Subtracter
مالتی پلکسر یکی از ماژول های خیلی مهم در پروژه هایFPGA است که در بسیاری از پروژه ها استفاده می شود. متاسفانه Vivado به طور پیش […]